시놉시스, 인텔 14A용 AI EDA 인증 확대

시놉시스가 인텔 파운드리와의 협력을 최선단 공정 영역으로 한층 확대했다. 양사는 인텔의 차세대 14A(1.4나노급) 공정을 대상으로 AI 기반 EDA 플로우 인증을 완료했다고 밝혔다. 이번 인증 플로우의 핵심은 설계 단계에서 전력, 열, 전자기 특성을 통합적으로 해석하는 구조다. 실리콘 단품에서 그치지 않고 패키징, IP, 시스템 전반을 아우르는 시스템 인지형 협업 설계(co-design)를 지원해, 설계자가 테이프아웃 이전 단계에서 시스템 레벨의 문제를 식별할 수 있도록 했다. 첨단 패키징 대응도 강화됐다. 시놉시스 3DIC 컴파일러는 인텔의 EMIB와 EMIB-T를 지원하며, UCIe 인터커넥트와 HBM 배선을 자동화한다. 칩렛 기반 설계가 AI 가속기와 고성능 컴퓨팅(HPC) 영역에서 표준으로 자리 잡는 흐름을 겨냥한 조치다. IP 포트폴리오도 넓어졌다. 인텔 14A용으로 PCIe 7.0과 224G SerDes가 포함됐고, USB 4와 eUSB, 메모리, 로직 라이브러리까지 추가됐다. 최선단 공정에서 검증된 IP 확보 여부는 팹리스 고객의 파운드리 선택을 좌우하는 핵심 변수다. 시놉시스 수석부사장 마이클 뷜러-가르시아는 "옹스트롬급 설계는 더 이상 공정 노드에서 전력·성능·면적을 더 끌어내는 문제만이 아니라 공정 혁신을 예측 가능한 시스템 레벨 성과로 전환하는 일"이라며 인텔 파운드리와 함께 고객의 수렴 속도를 높이고 후반 단계 재작업을 줄여 초도 실리콘 성공을 지원하겠다고 말했다. 인텔 파운드리 서비스 총괄 숀 한 수석부사장은 AI 중심 환경에서 실리콘부터 패키징까지 예측 가능한 실행을 제공하는 데 주력하고 있다며, 시놉시스와의 광범위한 협력이 고객에게 설계 목표 달성에 대한 확신을 준다고 강조했다. 시장 관점에서 이번 발표는 인텔 14A의 외부 고객 확보 준비 단계가 진전됐음을 보여주는 신호로 읽힌다. 인증된 설계 플로우와 IP는 파운드리 수주의 전제 조건에 해당하기 때문이다. 다만 실제 수주와 매출로 이어지기까지는 수율 확보와 대형 고객 확정이라는 관문이 남아 있어, 단기 실적 변수보다는 중장기 파운드리 경쟁 구도와 연결해 볼 사안이다. 시놉시스 입장에서는 TSMC에 이어 인텔 최선단 노드에서도 인증 지위를 확보하며 EDA·IP 사업의 성장 축을 넓힌 셈이다.