AMD 베니스·MI455X, TSMC 2나노 양산 돌입

AMD의 차세대 반도체 로드맵이 TSMC의 2나노 공정에서 본격 가동에 들어갔다. 외신 보도에 따르면 AMD의 신형 '베니스(Venice)' 프로세서와 AI 가속기 '인스팅트 MI455X' GPU가 모두 2나노 노드에서 양산 단계에 진입한 것으로 전해졌다. AMD는 여기에 더해 TSMC의 미국 애리조나 팹이 준비되는 대로 해당 시설에서도 베니스를 생산하겠다는 계획을 세운 것으로 알려졌다. 미국 내 생산 거점 확보는 지정학적 공급망 리스크를 완화하려는 움직임으로 해석된다. 두 칩은 공통적으로 CoWoS-L(로컬 실리콘 인터커넥트 기반 첨단 패키징) 기술을 채택한다. 다만 CoWoS-L 생산 능력이 여전히 빠듯한 탓에, 일부 CoW 공정 물량은 TSMC가 아닌 후공정 전문 업체 ASE로 위탁될 예정이다. 특히 MI455X와 후속 AI 가속기들은 3D 하이브리드 본딩을 위한 SoIC(System on Integrated Chips) 패키징을 사용한다. MI455X는 연산 다이를 3나노 팹릭·캐시 다이(FCD) 위에 SoIC로 적층한 뒤, CoWoS-L을 통해 HBM4 메모리와 연결하는 구조를 갖는다. SoIC 생산 능력은 2026년 말까지 월 1만5000~2만 웨이퍼 수준에 도달할 것으로 관측된다. 선단 공정과 첨단 패키징을 결합한 이번 로드맵은 AI 가속기 시장에서 AMD의 경쟁력을 끌어올리는 동시에, TSMC의 파운드리·패키징 수주와 ASE의 후공정 외주 수요 확대로 이어질 전망이다. 다만 패키징 캐파 병목은 실제 출하 규모를 좌우할 핵심 변수로 남아 있다.