루빈 울트라 패키징 난항, 인텔 EMIB-T 부상

JP모건 세미나에서 공유된 전문가 진단에 따르면, 엔비디아의 차세대 AI 가속기 '루빈 울트라'가 패키징 단계에서 상당한 난항을 겪고 있는 것으로 전해졌다. 루빈 울트라는 5.5x 레티클 크기를 기반으로 하는데, 이 구성의 구현 평가가 원활하게 진행되지 못하고 있다는 것이 전문가의 설명이다. 더 나아가 9.5x 레티클 구현은 훨씬 어려울 것으로 전망됐으며, 2027년 상반기 기준으로는 솔더링(접합) 공정이 핵심 난제로 지목됐다. 전문가는 만약 9.5x 레티클을 적용한 CoWoS-L 방식이 실패할 경우, 패키징 기술의 한계로 인해 2029년 예정된 엔비디아 '파인만(Feynman)' 세대의 실현 자체가 어려워질 수 있다고 경고했다. 이러한 상황에서 인텔의 EMIB-T 기술이 대안으로 부상하고 있다. EMIB-T는 실리콘 브릿지 내부에 실리콘 관통 전극(TSV)을 형성해 기판 쪽에서 HBM과 로직 칩으로 신호와 전력을 직접 공급하는 구조다. 브릿지 상에서 전력 공급을 최적화할 수 있어 고주파·저전압으로 동작하는 HBM의 전력 노이즈를 억제하는 데 유리하다. 또한 크기와 연결 요건이 다른 HBM과 로직 부품을 대형 인터포저 없이 기판에 개별 실장할 수 있어, CoWoS-L처럼 대형 모듈 전체를 한 번에 접합할 필요가 없다. 이로 인해 인터포저의 휘어짐(워피지)에 대한 내성이 높아지고 후공정 수율 측면에서도 이점이 있다는 분석이다. 인텔은 EMIB-T가 최대 12x 레티클 크기까지 지원 가능해 CoWoS-L의 실질적 대안이 될 수 있다고 주장하는 것으로 전해졌다. 결국 이번 진단은 AI 가속기 성능 확장의 병목이 연산 칩 자체보다 대형 레티클 패키징 기술로 이동하고 있음을 시사한다. TSMC의 CoWoS-L 우위가 도전받는 가운데, 첨단 패키징 경쟁의 향방이 엔비디아의 차세대 로드맵과 파운드리·후공정 업체들의 판도를 좌우할 핵심 변수로 떠오르고 있다.