JEDEC, 유기기판용 SPHBM4 표준 발표

국제 반도체 표준화 기구 JEDEC가 7월 13일 HBM4의 파생 규격인 SPHBM4(Standard Package High Bandwidth Memory 4, JESD330-4)를 공식 발표했다. 이 표준은 기존 HBM4의 DRAM 다이를 그대로 사용하되, 새로운 인터페이스 베이스 다이를 도입해 표준 유기(有機) 기판에 직접 장착할 수 있도록 설계된 것이 핵심이다. 기술적으로 가장 큰 변화는 신호 구조에 있다. 전통적인 HBM4가 2048개의 데이터 신호를 요구하는 반면, SPHBM4는 512개의 데이터 신호를 정의하고 4:1 직렬화(serialization) 방식을 적용해 동일한 총 처리량을 확보한다. 신호 수가 줄면서 범프 피치 조건이 완화되고, 결과적으로 패키징이 실리콘 인터포저 경로에 전적으로 묶이지 않게 됐다. JEDEC는 유기 기판이 상대적으로 긴 채널 길이를 지원하기 때문에, 이론적으로 SoC와 메모리 사이에 배치할 수 있는 SPHBM 스택 수를 늘릴 수 있다고 설명했다. 이는 AI 가속기 설계에서 특히 중요한데, 다음 단계의 병목이 단일 스택 대역폭을 넘어 전체 용량, 패키징 비용, 공급 가용성으로 이동하고 있기 때문이다. 생태계가 원활히 도입할 경우 HBM급 메모리는 최고급 GPU를 벗어나 더 넓은 범위의 가속기와 맞춤형 ASIC으로 확산될 수 있다. 첨단 패키징 공급망 측면에서는 유기 기판, 재배선, 고속 PHY 검증의 중요성이 동반 상승하며, 지정학적 공급망 관점에서는 초고급 실리콘 인터포저 생산능력에 대한 일부 업체의 의존도를 낮출 여지도 있다. 다만 표준 발표는 첫걸음에 불과하다. 실질적인 산업 파급 효과는 DRAM 제조사, 패키징 업체, 가속기 설계 기업이 이를 언제 양산 로드맵에 반영하느냐에 달려 있다.